مرکز دانلود خلاصه کتاب و جزوات دانشگاهی

 

فصل اول

1- معرفی مرکز تحقیقات مخابرات ایران:

مرکز تحقیقات مخابرات ایران به عنوان قدیمی ترین مرکز پژوهش در حوزه­ی فناوری اطلاعات (ICT)، با بیش از 37 سال سابقه تجربه علمی در امر تحقیق و مشاور ما در وزارت متبوع، اصلی ترین پایگاه تحقیقات در زمینه­ی ارتباطات و فناوری اطلاعات در کشور است. این مجموعه هم اینک با برخورداری از کادری تخصصی و مجرب در حوزه های مختلف (ICT) و دیگر امکانات پژوهش و آزمایشگاهی پیشرفته در قالب چهار پژوهشکده

1- فناوری اطلاعات

2- فناوری ارتباطات

3- امینت

4- مطالعات راهبردی و اقتصادی

فعالیتهای تحقیقاتی عمده ای را دنبال می کند.

 

2- تاریخچه:

این مرکز در سال 1349 با امضای تفاهم نامه ای بین دول ایران و ژاپن تاسیس شد و به طورمحدود فعالیتهای تحقیقاتی بنیادی خود را که پیش از انقلاب شکوهمند اسلامی عمدتاً ماهیتی دانشگاهی داشت، آغاز کرد. با پیروزی انقلاب اسلامی و تصویب شورای عالی انقلاب فرهنگی اداره­ی امور مرکز تحقیقات مخابرات ایران به وزارت پست و تلگراف و تلفن (ارتباطات و فناوری اطلاعات) واگذار شد و به عنوان بازوی تحقیقاتی و مشاوره ای در این وزارتخانه فعالیتهای گسترده ای را دنبال کرد. بازنگری در ساختار فعالیتهای مرکز، هدف خودکفایی، استقلال فنی و تخصصی، مسئولان را بر آن داشت تا نسبت به تحقیق توسعه به ویژه تحقیقات کاربردی در زمینه ی فناوری مخابراتی اولویت خاصی قائل شود. در سال 1376 مرکز تحقیقات مخابرات ایران به پژوهشکده ارتقا یافت و در سال 1384 با تاسیس سه پژوهشکده به پژوهشگاه تبدیل شد. این مرکز هم اینک با دارا بودن چهار پژوهشکده به عنوان پژوهشگاهی تحقیقاتی، قطب پژوهشی فناوری ارتباطات و اطلاعات محسوب می شود و نقش مهم را به عنوان مشاور مادر در بخش (ICT) دارا می باشد.

 

3- پژوهشکده ی فناوری ارتباطات:

ارائه ی مشاور در حوزه ی فناوری ارتباطات برای شرکتهای زیر مجموعه مزارت ارتباطات و فناوری اطلاعات در زمینه های شناخت، طراحی، کاربردی، بهینه سازی، توسعه و استفاده از تکنولوژی های نوین مخابراتی به منظور پشتیبانی علمی و عملی از صنعت و بازار ارتباطات کشور و مدیریت و هدایت عرصه تحقیقات علمی، فنی، اقتصادی و اجتماعی در حوزه های فناوری ارتباطات در کشور هماهنگی، نظارت و پشتیبانی براین فعالیتها را بر عهده دارد. همچنین می توان به تهیه استاندارد های ملی تست و تایید نمونه تجهیزات و خدمات در زمینه ی فناوری ارتباطات در قالب ایجاد و حمایت آزمایشگاهی ملی مرتبط و ایجاد بستر مناسب برای بومی سازی، توسعه و تجهیز سیستمها و خدمات مرتبط با اتباطات رادیویی، ثابت، نوری ایستگاههای زمینی ماهواره ای و همچنین نرم افزار ها و سخت افزار های مدیریت یکپارچه شبکه های مخابراتی به میزان حداقل 30% در کشور اشاره کرد.

 

4- پژوهشکده ی امینت فناوری اطلاعات و ارتباطات:

پوشش کاملتر موضوعات مرتبط با افتا (امنیت فضای تبادل اطلاعات)، پوشش انواع نیازمندیهای تحقیقاتی افتا در مجموعه­ی وزارت ارتباطات و فناوری اطلاعات، تشخیص نیازمندیهای تحقیقاتی آتی افتا در مجموعه وزارت ارتباطات و فناوری اطلاعات از طریق آینده پژوهشی و توجه به فناوریهای نوین افتا، همگام با توسعه ی فناوریهای حوزه ی ارتباطات و اطلاعات در جهان، استفاده از حداکثر توان آموزشی، پژوهشی، صنعتی و اجرایی کشور به منظور تحقق نیازمندیهای تحقیقاتی افتا در مجموعه وزارت ارتباطات و فناوری اطلاعات، برنامه ریزی، هدایت و حمایت از بومی سازی فناوریهای افتا به منظور پوشش نیازمندیهای امنیتی در مجموعه وزارت ارتباطات و فناوری اطلاعات را بر عهده دارد.

 

5- پژوهشکده ی مطالعات راهبردی و اقتصادی:

با توجه به اهداف کلی برنامه توسعه چهارم تا سال 1388 که نیاز به سیاست گذاری، برنامه ریزی و سرمایه گذاری وارد مشارکت بخش خصوصی در این توسعه الزامی است. بنابراین در جهت کاهش تصدی گری دولت و آزاد سازی منابع دولت مسئله ی خصوصی سازی و آزاد سازی مطرح می گردد بطوریکه با قیمتهای مناسب و مشتری مداری نسبت به ارائه ی سرویسها اقدام گردد. بنابراین نیاز به مطالعات اقتصادی، فنی حقوقی در رابطه با چگونگی رقابت، قیمت گذاری، تهیه قوانین و مقررات مطرح می گردد. از طرفی لزوم ارائه سرویس به نقاط محروم با توجه به خصوصی سازی همچنان به عهده ی دولت است از جمله مسائلی است که باید در نظر گرفته شود.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

فصل دوم:

 

مروري بر خانواده DSP ( TMS320C54X)

مقدمه

• كارت VCU در بخش باند پايه عمليات فشرده سازي و فريمينگ صوتي را انجام مي دهد تا هر كانال صوتي 64Kbps بعد از انجام كدينگ G.726 ( ADPCM ) با نرخ 16Kbps به بخش فريمينگ ارسال شده و با اضافه شدن سربار فريمينگ جهت ارسال و دريافت صحيح بيت ها در مبدا و مقصد ، در نهايت با پهناي باند 19.2Kbps به مودم ماهواره اي تحويل داده شده و از آنجا وارد كانال ماهواره اي شود . در طراحي كارت VCU فعلي از آي سي هاي ADPCM شركت Zarlink استفاده شده است كه ضمن سادگي كار ، در حداقل زمان ، كارت راه اندازي شود . با توجه به گران بودن پهناي باند ماهواره اي به نظر مي رسد در اين كارت مي بايست از استانداردهاي فشرده سازي ديگري استفاده شود تا با پهناي باند كمتري صوت انتقال يابد . از جمله اين استانداردها مي توان به G.729 اشاره نمود كه ضمن مقبوليت عام ، صوت را تا ميزان 8Kbps فشرده مي نمايد . ليكن اجراي آن نياز به استفاده از DSP دارد تا بتوان اين استانداردها كه ماهيتي رياضي دارند را در كارت پياده سازي نمود . در واقع جهت توسعه آتي سيستم در بخش صوت و كارت VCU ، كافيست به جاي آي سي هاي ADPCM از DSP استفاده نمود تا بتوان الگوريتم هاي مورد نظر را پياده سازي نمود . نكته مهم در اين توسعه عدم تغيير در ساختار كارت است . در واقع با تغيير ذكر شده ساير ماژول هاي كارت تغيير نمي كنند از جمله بخش فريمينگ و ارسال و دريافت به مودم ماهواره اي كه همچنان به همان صورت در FPGA هاي برد قرار مي گيرند .

در اين فصل مطالعه مقدماتي در مورد DSP و استاندارد G.729 انجام شده است تا پيش زمينه لازم جهت توسعه آتي سيستم حاصل گردد . با توجه به اين نكته كه ظرفيت و تعداد كانال هاي صوتي يك ايستگاه كه وارد كانال ماهواره اي مي شوند بسيار محدود است ( چون هر ايستگاه نهايت 64 مشترك دارد و طبق آمار تماس هاي هم زمان با خارج از ايستگاه كمتر از 16 تماس است ) با بررسي هاي انجام شده DSP هاي سري 54X براي اين كاربرد كفايت مي كنند ضمن آنكه اين خانواده از DSP ها با قيمت مناسب در داخل كشور وجود دارند كه اين مطلب از اهميت به سزايي در بخش توليد برخوردار است .

خصوصيات TMS320C54X

v معماري پيشرفته چند باسه با سه باس مجزا براي حافظه ديتاي 16 بيتي و يك باس حافظه برنامه

v 45 بيت واحد منطقي محاسباتي (ALU) شامل يك شيفت دهنده 45 بيتي و دو انباره 40 بيتي مستقل

v ضرب كننده موازي 17×17 بيت جفت شده با يك جمع كننده اختصاص يافته 40 بيتي براي عمليات جمع / ضرب (MAC) تك سيكلي بدون Pipeline

v واحد مقايسه – انتخاب و ذخيره ( CSSU) براي انتخاب مقايسه / جمع عملگر Viterbi

v رمزگذاري تواني براي محاسبه يك مقدار تواني از يك انباره 40 بيتي در يك سيكل تكي

v دو توليد كننده آدرس با هشت ثبات كمكي و دو واحد محاسباتي ثابت كمكي ( ARAU‌)

v باس ديتا با يك خصيصه نگهدارنده باس

v باس آدرس با يك خصيصه نگهدارنده باس( فقط 548 و 549)

v مود آدرس دهي بسط يافته براي حداكثر بيت 16×M8 فضاي برنامه خارجي قابل آدرس دهي ( فقط 548 و 549)

v حداكثر بيت16× 192K فضاي حافظه قابل آدرس دهي ( 64Kword برنامه، Kword I/O 64)

v ROM درون آي سي كه مقداري از آن قابل تركيب بندي به صورت حافظه ديتا / برنامه مي‌باشد.

v عمليات Repeat تك دستوري و Block Repeat براي كد كردن برنامه

v دستورهاي داراي يك عملوند كلمه طولاني 32 بيتي

v دستورهاي داراي يك عملوند كلمه طولاني 32 بيتي

v دستورهاي محاسباتي با ذخيره موازي و بارگذاري موازي

v دستورالعمل هاي ذخيره شرطي

v بازگشت سريع از وقفه

v اجزا درون آي سي

- توليد كننده Wait – State قابل برنامه ريزي با نرم افزار و سوئيچنگ بانك قابل برنامه‌ريزي

- توليد كننده كلاك PLL ( Phase Lock Loop) درون آي سي با اسيلاتور داخلي يا منبع كلاك خارجي

- پورت سريال كاملا دوطرفه براي حمايت انتقال 8 يا 16 بيتي ( LC546 و LC545 و 541)

- پورت سريال TDM (Time Division Multiplexed)

( فقط 542,543,548 ,549)

- پورت سريال بافر شده (BSP) ( فقط 542,543, LC545 , LC456 , 548, 549)

- واسط پورت (HPI) Host موازي 8 بيتي ( فقط 542,Lc545, 548,549)

- يك تايمر16 بيتي

- قطع كنترل ورودي – خروجي خارجي ( XIO) جهت غير ممكن كردن باس ديتا، باس آدرس و سيگنالهاي كنترلي خارجي

- كنترل مصرف توان با دستورالعملهاي IDLE1 و IDLE2 ، IDLES با مودهاي توان – پايين

- منطق شبيه سازي بر پايه SCAN درون آي سي، (JTAG IEEE Std 1146.1 )

- 25ns زمان اجرا دستور العمل مميز – ثابت تك سيكلي ]40MIPS[ براي منبع تغذيه V5 ( فقط 542 و 541)

- 20ns و 25ns زمان اجراي دستورالعمل مميز – ثابت تك سيكلي ]40,50MIPS[ براي منبع تغذيه 3.3V ( فقط LC54x)

- ns15 زمان اجراي دستورالعمل مميز – ثابت تك سيكلي ]66MIPS[ براي منبع تغذيه 3.3V ( LC548 , LC549)

- 12.5ns زمان اجراي مميز – ثابت تك سيكلي ]80MIPS[ براي منبع تغذيه 3.3V ( 548,LC54xA,lC549)

- 10ns زمان اجراي مميز – ثابت تك سيكلي [120,100 MIPS] براي منبع تغذيه 3.3V هسته 2.5V ( VC549)

 

توضيح كلي در مورد DSP

TMS320VC54x,TMS320VC54x, TMS320LC54x,TMS320C54x خانواده (DSP) پردازنده سيگنال ديجيتالي مميز ثابتي هستند كه بر پايه معماري Harvard پيشرفته طراحي شده اند كه يك باس حافظه برنامه و يك باس حافظه ديتا دارند . اين پردازنده‌ها هم چنين ALU اي دارند كه از درجه بالايي از موازي سازي برخوردار است . اين خانواده DSP شامل يك سري دستورهاي تخصصي مي باشد كه از علل انعطاف و سرعت بالاي اين DSP ها مي‌باشند.

فضاهاي ديتا و برنامه مجزا اجازه دسترسي همزمان به دستورهاي برنامه و ديتا را مي دهد ( موازي سازي) . دو عمل خواندن و يك عمل نوشتن مي تواند در يك سيكل تكي انجام شود. به علاوه ، ديتا مي تواند بين فضاهاي برنامه و ديتا منتقل شود . اين موازي سازي يك مجموعه قدرتمند از عمليات محاسبات ، منطق و عمليات بيتي را فراهم مي كند كه همگي مي توانند در يك سيكل تكي انجام شوند . به علاوه همه پردازنده‌هاي اين خانواده شامل مكانيزم كنترل جهت مديريت وفقه‌ها، عمليات تكراري و صدا زدن تابعها مي باشند.جدول زير يك ديدگاه كلي از DSP هاي نسل 54x را ارائه مي كند.

 

پايه هاي آي سي‌هاي 54x

v A22…A0 ( خروجي ) آدرس باس پورت موازي A0 ( LSB ) تا A22 ( MSB) . البته اغلب آي سي هاي 54x فقط A0 تا A15 را دارند و فقط 548 و 549 هفت پايه MSB ( A16 تا A22) را جهت آدرس دهي حافظه برنامه بسط يافته دارند.

v D0–D15 ( ورودي / خروجي) ديتا باس پورت موازي D0 (LSB) تا D15(MSB) .

 

جدول 1 ) خانوانده سري 54X

 

 

v IACK ( خروجي ) سيگنال تصديق وقفه IACK به اين معني است كه وقفه‌اي رخ داده است و شمارنده برنامه محل بردار وفقه را كه توسط A0–A15 مشخص شده است واكشي مي‌كند.

v INT0 ... INT3 ( ورودي ) ورودي هاي وقفه كاربر خارجي

v NMI : ( ورودي ) وقفه غير قابل ماسك NMI ، وقفه خارجي است كه نمي تواند توسط INTM يا IMR ماسك شود. وقتي NMI فعال مي‌شود ، پردازنده به موقعيت بردار مربوطه پرش مي كند.

v RS ( ورودي) ري ست ورودي

v MC/ MP: ( ورودي) پايه انتخاب مود ميكرو كامپيوتر / ميكروپروسسور . اگر اين پايه در زمان ريست صفر باشد ( مود ميكروكامپيوتر) ، MC/ MP سبب مي شود كه برنامه داخلي ROM درفضاي حافظه برنامه بالاتر قرار بگيرد. در مود MP ، حافظه خارجي و آدرسهاي متناظرش ( به جاي ROM برنامه داخلي) مورد استفاده قرار مي‌گيرند.

v CNT : (ورودي) انتخاب سطح I/O براي عمليات 5V . همه ولتاژ‌هاي خروجي ورودي با TTL سازگارند و در اين حالت اين پايه بايد LOW باشد و براي عمليات 3V و سازگار با CMOS اين پايه بايد High بشود.

v BIO : ( ورودي ) وقتي BIO فعال باشد يك پرش قابل انجام است . مي توان با دستور هاي متناظر اين پايه را چك كرد و از اين خاصيت براي پرش در برنامه نويسي استفاده كرد.

v XF : ( خروجي) خروجي پرچم خارجي . XF از طريق دستورهاي متناظرش صفر ويك مي شود. XF براي سيگنال دادن به پردازنده‌هاي ديگر استفاده مي شود.

v DS و PS و IS : ( خروجي ) سيگنالهاي انتخاب فضاي ديتا، برنامه و I/O اين پايه‌ها در حالت عادي يك هستند و فقط براي ارتباط با يك فضاي خارجي بخصوص صفر مي شوند . پريود فعاليت اينها متناظر با اطلاعات آدرس معتبر مي باشد.

v MSTRB : ( خروجي ) سيگنال Strobe حافظه MSTRB در حالت عادي يك است وفقط در موقع دسترسي باس خارجي به حفاظه برنامه يا ديتا LOW مي‌شود.

v Ready ( ورودي) ورودي data –Ready اين پايه مشخص مي‌كند كه يك وسيله خارجي براي تكيمل تبادلات باس فراهم شده است اگر Ready فعال نباشد پردازنده يك سيكل صبر مي كند و دوباره Ready را چك مي كند . بايد توجه داشت كه پردازنده وقتي ready را تشخيص مي‌دهد كه حداقل دو Wait State توليد شده باشد.

v R/W : ( خروجي ) سيگنال خواندن و نوشتن . اين پايه معرف ارتباط با يك وسيله خارجي است. در حالت عادي يك است ( در مود خواندن ) و در موقع نوشتن صفر مي‌شود.

v IOSTRB : ( خروجي ) سيگنال StrobeI/O اين پايه در حالت عادي يك است و فقط درموقع دسترسي يك باس خارجي به يك وسيله I/O صفر شود.

v HOLD : ( ورودي) HOLD معرف اين است كه كنترل خطوط كنترل ، ديتا و آدرس را احتياج دارد.

v HOLDA ( خروجي ) سيگنال تصديق HOLD

v MSC : ( خروجي ) سيگنال كامل Micro State درلبه پايين رونده CLKOUT و در شروع اولين wait –State صفر مي شود و تا اولين CLKOUT قبل از آخرين Wait State صفر مي‌ماند . اگر اين پايه به Ready وصل شود MSC يك wait State خارجي قبل از اينكه آخرين Wait State داخلي تكميل بشود، توليد مي كند.

v IAQ: ( خروجي ) سيگنال اكتساب خروجي كلاك مستر. Clkout با نرخ سيكل – ماشين CPU كلاك مي زند . سيكل ماشين داخلي با لبه پايين رونده اين سيگنال تنظيم شده است.

v CLKMD3 , CLKMD2 , CLKMD1 ( ورودي ) سيگنالهاي ورودي / خروجي مود كلاك اجازه انتخاب و تركيب بندي مودهاي كلاك مختلف مثل كريستال ، كلاك خارجي و فاكتورهاي مختلف PLL را مي دهند.

v X2/CLKIN : ( ورودي ) پين ورودي به اسيلاتور داخلي از كريستال . اگر اسيلاتور ( كريستال ) داخلي استفاده نمي شود مي توان يك كلاك به اين پايه وصل كرد.

v XI (خروجي ) : پين خروجي از اسيلاتور داخلي .

v TOUT: (خروجي) خروجي تايمر. TOUT وقتي كه تايمر داخلي در شمارش معكوس به صفر رسيد، يك پالس مي سازد و طول پالس به اندازه يك CLKOUT است.

v BCLKR1 , BCLKR0 ( ورودي ) كلاك دريافت . سيگنال كلاك خروجي براي كلاك كردن ديتا از پين دريافت ديتا (DR) به ثباتهاي شيفت دريافت پورت سريال بافر شده ( RSRها)

v BCLKX1 , BCLKX0 ( ورودي / خروجي) كلاك ارسال سيگنال كلاك براي كلاك كردن ديتا از ثبات شنيده ارسال پورت سريال ( XSR) به پين ارسال ديتا(DX)

v BDR1, BDR0 ( ورودي ) ورودي دريافت ديتا سريال بافر شده . ديتا سريال در RSR توسط BDR0/BDR1 دريافت مي شود.

v BDX1,BDX0 ( خروجي ) خروجي ارسال پورت سريال بافر شده . ديتاي سريال از XSR توسط BDX ارسال مي شود.

v BFSR1, BFSR0 ( ورودي ) پالس سنكرون كردن فريم براي ورودي دريافت . لبه پايين رونده پالس BFSR پروسه دريافت ديتا را مقدار دهي اوليه مي‌كند ( در شروع كلاك كردن RSR)

v BFSX1, BFSX0 ( خروجي / ورودي) پالس سنكرون كردن فريم براي ورودي/ خروجي ارسال. لبه پايين رونده پالس BFSX پروسه ديتا را با شروع كلاك كردن XSR مقدار دهي اوليه مي‌كند.

v CLKR1, CLKR0 ( ورودي) كلاك دريافت. سيگنال كلاك خارجي براي كلاك كردن ديتا از پين دريافت ديتا(DR) به ثبات شيفت دريافت پورت سريال(RSR) . اين كلاك بايد در طول مدت انتقالهاي پورت سريال موجود باشد.

v ClKx1, CLKx0 ( ورودي / خروجي) كلاك ارسال . سيگنال كلاك براي كلاك كردن ديتا از ثبات شيفت ارسال پورت سريال( XSR) به پين ارسال ديتا (DX) CLKX مي‌تواند ورودي باشد اگر MCM در ثبات كنترل پورت سريال صفر باشد. همچنين مي تواند با يك كردن MCM با فركانس CLKOUT1/4 رانده شود.

v DR1 , DR0 ( ورودي) ورودي دريافت ديتا سريال كه توسط DR وارد RSR مي‌شود.

v DX1, DX0 ( خروجي ) خروجي ارسال پورت سريال ديتا كه از طريق DX از XSR ارسال مي‌شود.

v FSR0 و FSR1 ( ورودي ) پالس سنكرون كردن فريم براي ورودي دريافت . لبه پايين رونده پالس FSR پروسه دريافت ديتا را مقداردهي اوليه مي كند و كلاك زدن RR شروع مي‌شود.

v FSX1, FSX0 ( ورودي / خروجي ) پالس سنكرون كردن فريم براي ورودي/ خروجي ارسال .

v TCLKR : ( ورودي ) وروي كلاك دريافت TDM

v TDR ( ورودي ) ورودي دريافت ديتاي سريال TDM

v TFSR/ TADD ( روودي / خروجي) سنكرون كردن فريم دريافت TDM يا آدرس TDM

v TCLKX ( ورودي / خروجي) كلاك ارسال TDM

v TDX ( خروجي) خروجي ارسال ديتا سريال TDM

v TFSX/TFRM ( ورودي / خروجي) سنكرون كردن فريم ارسال TDM

v HD0- HD7 ( ورودي / خروجي) باس ديتا دو جهته موازي پورت Host

v HBIL ( ورودي) ورودي تشخيص – بايت در پورت Host

v HCS ( ورودي) ورودي انتخاب Chip–پورت Host

v HDS2, HDS1 ( ورودي ) ورودي strobe ديتا در پورت Host

v HAS : ( ورودي) ورودي Strobe آدرس در پورت Host

v HR/W ( ورودي) ورودي خواندن / نوشتن در پورت Host

v HRDY ( خروجي ) Ready در پورت Host

v HR/W ( ورودي) ورودي خواندن / نوشتن در پورت Host

v HRDY ( خروجي)Ready درپورت Host

v HINT (خروجي) خروجي وقفه درپورت Host

v HPIENA ( ورودي) ورودي انتخاب ماجول HPI در پورت Host

v CVDD و DVDD و VSS پايه تغذيه

v TCK (ورودي) كلاك تست استاندارد IEEE1149,1

v TDI ( ورودي) ورودي ديتا تست استاندارد IEEE1149,1

v TD0 ( خروجي ) خروجي ديتا تست استاندارد IEEE1149,1

v TMS ( ورودي انتخاب مود تست استاندارد IEEE1149,1

v TRST : ( ورودي ) ري ست تست استاندارد IEEE1149,1

 

معماري پردازنده

سخت افزار داخلي 54x به صورت زير مي‌باشد.

شكل 1) معماري پردازنده

CPU

CPU سري 54x شامل قسمتهاي زير است.

v يك ALU چهل بيتي، اين ALU مي تواند هم به صورت تكي و هم به صورت دو ALU16 بيتي كار كند.

شكل2) بخش محاسباتي پردازنده

v دو انبار چهل بيتي ، ACCA و ACCB كه هر كدام شامل سه قسمت بيتهاي گارد ( بيت 31-16) ، يك high – order word ( بيت 31-16) ، يك low order ( بيت 5-0) مي باشد.

v يك شيفت دهنده

v يك ضرب كننده / جمع كننده 17×17 بيتي ، اين واحد شامل قسمتهاي زيادي از جمله : يك ضرب كننده ، يك جمع كننده ، كنترل ورودي با علامت / بي علامت، كنترل كسري ، يك تشخيص دهنده صفر، يك روند كننده ( مكمل 2) ، منطق سرريز/ اشباع و TREG . ضرب كننده دو ورودي دارد، يك ورودي از TREG انتخاب مي شود، يك عملوند حافظه ديتا يا يك انباره ديگري از حافظه برنامه يا حافظه ديتا يا يك انباره با يك مقدار immediate انتخاب مي شود. ضرب كننده دروني سريع به 54x اجازه انجام عملياتي چون كانولوشن ، كوروليشن و فيلتر سازي را به طور مناسبي مي دهد.

v واحد ذخيره و انتخاب ومقايسه : اين واحد بين كلمه بالا و پايين انباره مقايسه انجام مي‌دهد، به بيت TC (Test / contol) در ثبات حالت (st0) 0 و ثبات انتقال (TRN) اجازه مي‌دهد كه پيشينه انتقال خود را حفظ كنند و كلمه‌اي در انباره را جهت ذخيره در حافظه ديتا انتخاب مي‌كند.

كنترل برنامه

كنترل برنامه با مكانيزمهاي سخت افزار و نرم افزار زيادي انجام مي‌شود:

v كنترلر برنامه دستورات را رمز گشايي مي كند. عمليات لوله‌اي را مديريت مي كند ، حالات عمليات را ذخيره مي كند و عمليات شرطي را رمز گشايي مي كند. بعضي از المانهاي سخت افزار موجود در كنترلر برنامه عبارتند از: شمارنده برنامه ، ثبات كنترل و حالت ، پشته و منطق توليد آدرس.

v بعضي ازمكانيزمهاي نرم افزار مورد استفاده براي كنترل برنامه عبارتند از : پرشها صدا زدنها ، دستورهاي شرطي ، دستور تكرار ، ري ست و وقفه‌ها .

 

ساختار باس

54x هشت باس 16 بيتي اصلي دارد: يك باس خواندن – برنامه (PB) كه كد دستور و عملوندهاي immediate را از حافظه برنامه حمل مي‌كند. دو باس خواندن – ديتا (CB,DB) و يك باس نوشتن – ديتا (EB) كه با المانهاي زيادي مانند CPU ، منطق توليد آدرس – ديتا ، منطق توليد آدرس – برنامه، اجزا درون آي سي و حافظه ديتا مرتبط است. CB, DB عملوندهاي خوانده شده از حافظه ديتا را حمل مي‌كنند. EB ديتايي را كه در حافظه نوشته مي‌شود ، حمل مي كند. چهار باس آدرس(PAB, CAB, DAB, EAB) كه آدرسهاي لازم براي اجراي دستور را حمل مي‌كند. استفاده اين باسها مطابق جدول زيراست.

 

جدول 2) استفاده از باس هاي آدرس

حافظه

حافظه 54x شامل انواع زير مي باشد.

v ROM درون آي سي

v RAM دو – دسترسه درون آي سي ( DARAM) هر كدام از اين بلوكهاي RAM مي‌توانند دريك سيكل ماشين دوبار قابل دسترسي باشند . اين حافظه براي ذخيره مقادير ديتا در نظر گرفته شده ولي از آن مي توان به خوبي براي ذخيره برنامه هم استفاده كرد . در زمان ري ست ، DARAM در فضاي حافظه ديتا كپي مي‌شود. DARAMA همچنين مي تواند توسط ست كردن بيت OVLY در ثبات PMST در فضاي حافظه ديتا برنامه كپي شود.

v RAM تك دسترسه درون آي سي ( SARAM) هر كدام ازبلوكهاي اين RAM مي‌توانند در يك سيكل ماشين فقط يك بار قابل دسترسي باشند. اين حافظه هم براي ذخيره مقادير ديتا در نظر گرفته شده ولي از آن مي‌توان به خوبي براي ذخيره برنامه هم استفاده كرد . در موقع ري ست SARAM در فضاي OVLY در ثبات PMST در فضاي حافظه ديتا / برنامه كپي شود.

آي سي هاي 54x يك انتخاب قابل Mask هم دارند تا بتوانند از حافظه‌هاي درون آي سي محافظت كنند وقتي بيت مربوطه ست مي شود هيچ دستور با مبدا خارجي نمي تواند به فضاي حافظه درون آي سي دسترسي پيدا كند. نمودار حافظه آي سي‌هاي مختلف 54x به صورت زير است . توجه كنيد كه كلمه‌هاي اين حافظه‌ها 16 بيتي هستند.

جدول 3) نمودار حافظه پردازنده

مدل حافظه براي C548 و C549 مطابق شكل زير است .

 

شكل 3 ) مدل حافظه پردازنده

 

v حافظه برنامه بسط يافته ( فقط 548,549)

آي سي‌هاي 548, 549 از يك حافظه بسط يافته استفاده مي كنند تا دسترسي به بالاتر از 8M حافظه برنامه را ممكن سازند . اين حافظه در 128 صفحه تركيب بندي شده است كه طول هر كدام 64k است. براي پياده سازي اين حافظه، 548, 549 چند جزء اضافه تر دارند.

- هفت خط آدرس اضافي ( روي هم 23 خط)

- يك ثبات تصوير ساز – حافظه اضافي (xpc)

- شش دستور جديد براي آدرس دهي فضاي بسط يافته حافظه برنامه

- دو دستور WRITA,READA براي استفاده 23 بيت در 548,549 ارتقاء يافته‌اند.

شكل 4 ) حافظه بسط يافته

 

اجزاء درون آي سي

همه 54x ساختار CPU يكساني دارند ولي اجزا دروني متصل به CPU آنها متفاوت است اين اجزا عبارتند از:

توليد كننده Wait – state با قابليت برنامه ريزي به صورت نرم افزاري

v سوئيچينگ بانك قابل برنامه ريزي

v پورتهاي I/O موازي

v پورتهاي سريال (استاندارد، BSP, TDM)

v يك تايمر سخت افزاري

v يك مولد كلاك (با يك PLL چند تايي روي 549)

واسط پورت Host ( فقط 549 , 548,545,452)

واسط پورت (HPI) host يك پورت موازي 8 بيتي است كه به عنوان يك واسط بين يك پردازنده Host به آي سي DSP عمل مي كند . اطلاعات بين آي سي DSP و پردازنده host از طريق حافظه درون آي سي DSP ( كه براي هم Host و هم آي سي DSP) قابل دسترسي است منتقل مي شود. آي سي DSP به ثبات كنترل HPIC)HPI) دسترسي دارد و host مي تواند حافظه HPI را از طريق ثبات آدرس HPI ( HPIC) آدرس دهي كند. حافظه HPI يك بلوك word DARAM–2k است كه در حافظه ديتا از 1000h تا 17FFh قرار دارد كه البته اين حافظه مي تواند به عنوان يك DARAM همه منظوره هم استفاده شود.

انتقال ديتا به صورت كلمات 16 بيتي به صورت دو بايت متوالي با يك پين اختصاصي يافته (HBIL) صورت مي گيرد كه مشخص مي كند آيا بايت بالايي يا پاييني منتقل مي شود. دو پايه كنترل HCNTLO , HCNTLI ، دسترسي host به HPI ( با يك افزايش آدرس خود كار انتخابي) يا HPIC را كنترل مي كنند . Host مي تواند با نوشتن در HPIC به آي سي DSP وقفه بدهد و آي سي DSP هم مي تواند با پين HINT به host وقفه بدهد كه host مي‌تواند تصديق كند يا پاسخ بدهد.

HPI دو مود عمليات دارد: مود دسترسي – مشترك (SAM) و مود فقط (HOM)host . در SAM مود معمول عمليات ، هم آي سي DSP و هم Host مي‌توانند به حافظه HPI دسترسي داشته باشند. در اين مود دسترسي‌هاي آسنكرون host به طور داخلي سنكرون مي‌شوند و در حالت تداخل، host اولويت دسترسي دارد و آي سي DSP يك سيكل صبر مي‌كند. قابليت HOM در زماني كه آي سي DSP در حالت IDLE2 است ( همه كلاكهاي داخلي متوقف شده ‌اند) يا در حالت ري ست به host اجازه دسترسي به حافظه HPI را مي دهد . بنابراين host در زماني كه آي سي DSP در بهترين وضعيت مصرف توان است به HPIRAM قابليت دسترسي دارد.

ثبات كنترل HPI دو Strobe ديتاي HDS1 و HDS2 ، يك strobe خواندن / نوشتن HR/W و يك strobe آدرس HAS دارد تا يك واسط روان را براي انواع تجهيزات host استاندارد صنعت ممكن سازد . HPI به آساني با باس آدرس / ديتا تركيبي، باسهاي آدرس و ديتاي جدا با يك strobe ديتا و يك strobe خواندن / نوشتن يا دو strobe حدا براي خواندن و نوشتن به Host مرتبط مي شود.

در HPI , SAM مي‌تواند يك بايت از هر پنج پريود آي سي DSP را كنترل كند. يعني 64 MBPS با آي سي 40 MIPS يا 160 MBPS با آي سي MIPS100 . HPI طوري طراحي شده كه مي تواند از اين پهناي باند بالا هم بالاتر عمل كند و در فركانس (n×f) كار كند كه n تعداد سيكلهاي Host براي يك دسترسي خارجي است و f فركانس آي سي DSP است. در HPI ,HOM دسترسي‌هاي پشت به پشت سرعت بالا را با نرخ يك بايت در هر ns50 حمايت مي كند، يعني MBps160 با يك آي سي40 يا سريعتر .

 

پورت سريال

آي سي 54x پورت‌هاي سريال كاملا دو سويه سرعت بالايي را فراهم مي كند كه اجازه ارتباط مستقيم با آي سي‌هاي 54x ديگر، codec ها و ديگر اجزا را مي دهد. انواع پورتهاي سريال عبارتند از پورت سريال استاندارد، پورت سريال Time-Division – Multiplexed(TDM) و پورت سريال بافر شده (BSP) . آي سي‌هاي 549 يك خاصيت تشخيص دارند كه به آي سي اجازه تشخيص گم شدن كلمه يا كلمات در خط ديتا سريال را مي‌دهد.

پورت سريال همه منظوره دو ثبات كپي – حافظه براي انتقال ديتا دارد. ثبات ارسال ديتا (DXP) و ثبات دريافت ديتا(DRR) . قسمتهاي دريافت و ارسال پورت سريال هر كدام كلاكهاي متناظر، پالسهاي سنكرون كردن فريم و ثباتهاي شيفت سريال دارند و ديتاي سريال مي‌تواند به صورت 8 بيتي يا 16 بيتي شود . عمليات دريافت و ارسال پورت سريال مي‌تواند وقفه‌هاي دريافت و ارسال قابل ماسك (XINT , RINT) را توليد كند.( البته با مديريت از طريق نرم افزار) . پورتهاي سريال54x دو بافره و كاملاٌ استاتيك هستند .

ثباتهاي واسط پورت سريال عبارتند از:

v ثبات دريافت ديتا (DRR) اين ثبات 16 بيتي ديتاي ورودي از ثبات RSR ( توضيح در زير) را نگه مي دارد و آن را به باس ديتا منتقل مي‌كند. در زمان ري ست اين ثبات پاك مي شود.

v ثبات ارسال ديتا ( DXR) اين ثبات 16 بيتي سريال ، خروجي از ديتا باس را نگه مي‌دارد و آن را به ثبات XSR منتقل مي كند. در زمان ري ست اين ثبات پاك مي شود.

v ثبات كنترل پورت سريال (SPC) . اين ثبات 16 بيتي شامل بيتهاي وضعيت و كنترل مود پورت سريال و به طور كلي اطلاعات كنترلي تبادلات پورت سريال مي‌باشد.

v ثبات شيفت دريافت ديتا (RSR) : اين ثبات 16 بيتي ديتاي ورودي از پين DR را نگهداري مي كند و انتقال ديتا به DRR را كنترل مي‌كند.

ثبات شيفت ارسال ديتا(XSR) : اين ثبات 16 بيتي ديتاي خروجي از DXR را كنترل مي كند و ديتا را نگه مي‌دارد.

پينهاي پورت سريال عبارتند از:

CLKR سيگنال كلاك دريافت

CLKX سيگنال كلاك ارسال

DR سيگنال ديتا سريال دريافت شده

DX سيگنال ديتا سريال ارسال شده

FSR سيگنال سنكرون كردن فريمينگ دريافت

FSX سيگنال سنكردن كردن فريمينگ ارسال

شكل زير نشان مي‌دهد كه چگونه پينها در منطق پورت سريال به هم وصل مي‌شوند و چگونه دو بافره پياده سازي مي‌شود.

شكل 5) اتصالات پورت سريال

مراحل ارسال ديتا به اين صورت است كه ديتا ارسالي در DXR نوشته مي‌شود( همزمان با وقتي كه ديتاي دريافتي از DRR خوانده مي شود) . با نوشتن ديتا در DXR يك ارسال شروع مي‌شود و ديتا ( در زمان خالي بودن XSR ) در XSR كپي مي‌شود( خالي بودن XSR به اين معناست كه آخرين كلمه به طور سريال از طريق ‌DX ارسال شده است) XSR شيفت ديتا به پين DX را مديريت مي كند ، بنابراين اجازه يك نوشتن ديگر در DXR را بلافاصله بعد از تكميل كپي DXR به XSR مي دهد. در طول ارسال، پس از تكميل كپي DXR به XSR يك تبديل صفر به يك در بيت (XRDY)transmit Ready در ثبات SPC رخ مي دهد . اين تبديل صفر به يك ، وقفه ارسال پورت سريال (XINT) را توليد مي كند كه معرف اين است كه DXR براي لود دوباره آماده است.

عمليات در سمت دريافت هم مشابه است. ديتا از پين DR به درون RSR شيفت داده مي‌شود و به درون DRR كپي مي‌شود كه از آنجا خوانده شود. بعد از تكميل كپي از RSR به DRR يك تبديل صفر به يك در بيت (RRDY) Receive Ready در ثبات SPC رخ مي‌دهد. اين تبديل صفر به يك ، يك وقفه دريافت پورت سريال (RINT) توليد مي‌كند. بنابراين پورت سريال دو بافره شده است. چون ديتا مي‌تواد به يا از DXR يا DRR منتقل شود ، وقتي دريافت يا ارسال ديگري انجام مي‌شود.

بلوك دياگرام معماري پورت سريال به صورت زير است:

شكل 6) بلوك دياگرام معماري پورت سريال

 

جدول زير انواع پورت سريال موجود در آي ‌سي هاي مختلف 54x را مقايسه مي‌كند.

جدول 4 ) انواع پورت سريال

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

فصل سوم

استاندارد G.729

اين استاندارد الگوريتمي را براي كد كردن سيگنال گفتار در 8kbit/s با استفاده از روش (CS-ACELP) ارائه مي‌دهد. اين كدر براي فشرده سازي يك سيگنال ديجيتال كه از سيگنال آنالوگ ورودي با Sample كردن آن در 8000Hz ( ) و سپس به 16 بيت با روش Linear PCM تبديل شده است ، استفاده مي شود (به عنوان ورودي به Encoder ). خروجي Decoder بايد مجدداً با روش مشابه به سيگنال آنالوگ تبديل شود. سيگنال‌هاي ورودي – خروجي با ويژگيهاي ديگر مثل آنهايي كه توسط استاندارد G.711 براي 64Kbit/s، PCM data تعريف شده است ، بايد قبل از Encode كردن به bit linear PCM تبديل شوند يا بعد از Decoder از bit Linear PCM–16 به فرمت مورد نظر تبديل گردند.

 

توضيح كلي در مورد كد كننده

كد كنندة CS-ACELP براساس مدل كدينگ Code–Excited Linear–Prediction(CELP) مي باشد. اين مدل جزو كد كننده‌هاي hybrid form است. در كد كننده‌هاي (Vocoder) form Source فقط اطلاعات ساده شده در مورد انتقال صدا فرستاده مي‌شود. از اين مدل در bit rate هاي پايين استفاده مي‌شود. در bit rate هاي بالا مثلا 32 Kbit/s يا 64Kbit / s از Wave form codor استفاده مي‌گردد كه از ويژگيهاي سيگنالي صوت استفاده مي كند. حد وسط اين دو مدل Hybrid form مي‌باشد. كد كننده در استاندارد G.729 با فريمهاي گفتاري به طول 10ms كه مربوط به 80 نمونه (Sample) مي‌باشند با نرخ نمونه برداري سميل 8000 كار مي كند . در هر فريم ms10 اي ، سيگنال گفتار براي بدست آوردن پارامتر‌هاي مدل CELP ( شامل ضرايب فيلتر تخمين خطي Linear – Prediction شاخص‌هاي adaptive andfixed – codebook و گين‌ها) آناليز مي‌شود. در decoder از اين پارامتر‌ها براي استخراج پارامتر‌هاي تحريكي و تركيبي فيلتر استفاده مي‌شود.

 

 

 

 

دليل انتخاب G.729

استاندارد G.729 كه آخرين توصيه مصوب ITU-T مي باشد كه يك الگوريتم كدينگ صحبت با نرخ بيت پايين kb/s 8 مي باشد. اين نرخ بيت پايين اين مزيت را دارد كه نياز امروز را از نظر پهناي باند تامين مي كند و از مابقي پهناي باند مي توان براي كاربردهاي ديگر استفاده كرد.

v G.729 استاندارد ITU با كمترين bit rate است.

v يكي از استانداردهايي است كه براي همة كاربردها از جمله بي سيم بيشتر از بقيه آزمايش شده است.

v استاندارد بصورت bit- exact است و در نتيجه بدون توجه به نحوة پياده سازي ، كيفيت آن يكسان باقي مي ماند.

v كيفيت G.729 در مقايسه با ديگر Vocoder‌هاي نرخ بيت پايين ، كمتر تحت تاثير انتقال خطا قرار مي‌گيرد.

v ضمايم آن بصورت زير است :

(Digital Simultaneous Voice and Data) DSVD : Annex A

VAD / CNG / DTX : Annex B

(Voice Activity Detection / Comfort Noise Generator/ Discontinuos Transmission)

Annex C نسخه Floating Point در G.729 و ضمايم آن

Annex D : گسترش در Kb/s6.4

Annex E گسترش در Kb/s11.8

v G.729 يك كيفيت صدا منطبق بر شبكه تلفني سوئيچ عمومي (PSTN) توليد مي‌كند در حالي كه فقط Kb/s8 استفاده مي كند . يعني اين مقدار اگر در 8 ضرب شود ظرفيت واقعي شبكه بدست مي‌آيد و G.729 با همين bit Rate كم كيفيت مطلوب Service Provider هاي تلفني را تامين مي كند.

v با DAnnex و EAnnex ، G.729 يك bit Rate متغير سازگار براي كار كردن با تجهيزات چند منظوره مداري را دارا مي باشد. در نتيجه در زمانهاي ترافيك شبكه ، عملكرد مي‌تواند در Kb/s 4/6 با مي‌نيمم تاثير در خراب كردن كيفيت گفتار ادامه پيدا كند. در عوض هرگاه كه پهناي باند كافي در دست باشد ، Bit Rate مي تواند تا Kb/s 8/11 براي بهتر كردن عملكرد با وجود پس زمينه نويز افزايش يابد.

v به علت Bit Rate كم G.729 ، مي توان Voice و Data را با هم فرستاد و در نتيجه هزينة انتقال كاهش مي‌يابد.